Компанія TSMC відкоригувала свої плани щодо розробки передових технологій пакування чипів, щоб задовольнити зростаючий попит на ШІ-процесори від Nvidia. Це рішення пояснює дефіцит топових ШІ-прискорювачів, що є критично важливим для стратегічного розвитку компанії.
CoPoS (CoWoS on Panel), яка мала замінити кремнієві пластини на більші панелі, зараз стикається з фізичними обмеженнями: неоднорідність нанесення шарів та термічна деформація. Очікується, що серійне виробництво розпочнеться лише у IV кварталі 2030 року.
На противагу цьому, TSMC зосередилась на технології SoIC (System-on-Integrated-Chips), яка вже затвердила себе на ринку завдяки тривимірному пакуванню. До 2027 року планується збільшення потужності з 10 000 до 50 000 пластин на місяць, що допоможе задовольнити поточні потреби Nvidia.
Близько 10% цих потужностей буде присвячено CPO (Co-Packaged Optics), що дозволяє значно покращити параметри швидкісної передачі даних у майбутніх дата-центрах.
«П’ятикратне збільшення потужностей SoIC — це чудовий сигнал для ринку ШІ», — HiTech Expert
